次世代 Fast-SPICE シミュレーション技術

次世代 Fast-SPICE シミュレータである AuSIM は、従来の高速 SPICE ソリューションと比較して最高 10 倍の高速性能を持っています。AuSIM では、大規模なデジタルブロックやメモリに対する SPICE 精度、トランジスタレベルのシミュレーションを非常に正確かつ高速に実施することが可能です。

特許取得済みの技術

Nascentric は、この技術的ブレークスルーを達成するために、IC 設計におけるデバイスおよびインターコネクトの迅速かつ正確なモデリングを行う革新的手法を開発し、特許を取得しました。以下は、それら特許取得済み技術の一部です。また、その他にも 12 種類の特許を出願中です。次世代 Fast-SPICE シミュレータである AuSIM は、これらの特許取得済みまたは特許出願中の技術を基に開発されています：

• トランジスタ モデル - 従来手法に比べて SPICE 精度を劇的に速く得ることが可能な超高速の単一カレント ソースによる P-デバイスおよび N-デバイス マクロモデル。
  
• セル モデル - 従来手法に比べて劇的に高速かつSPICE 精度を達成可能な単一入力ピンによるスイッチング マクロモデル。
  
• インターコネクト モデル - 大規模で寄生パラメータを大量に含むトランジスタ レベル ネットリストのシミュレーション時間を短縮する独自の高速型の再帰的畳込みアルゴリズム
  
• ブロック モデル - 行列操作とシミュレーションの時間を劇的に短縮するタイミング グラフの事前計算に対する独自手法。
  
• AuSIM はこれら特許出願中の技術と実際のシリコン パフォーマンス予測に関するナノメータ設計の諸問題に対処するのに必要な処理速度、SPICE レベル精度、処理容量および柔軟性を提供するマルチエンジン アーキテクチャを用いた最初かつ唯一のシミュレータであり、様々な設計フローに容易に統合可能です。
  
  

マルチエンジン アーキテクチャ

回路は、それぞれが独自のシミュレーション特性を共有する基本トランジスタ、論理セル、セルブロック、インターコネクト構造、および複数の他設計要素に分解することが可能です。AuSIM のマルチエンジン アーキテクチャ（図 1）は複数の方法でこれらのサポートを行います：

• 特許取得済みの技術を用い、それぞれの回路コンポーネントの最適な処理を行います。
  
• シミュレーションの管理と並列化に向けて効率的なインフラストラクチャを提供します。
  
• それぞれの設計要素向けに最適化された複数の専用エンジンを使用することで、シミュレーション速度を向上しながらより良い精度を得ることが可能です。
  

インテリジェントなトポロジ評価

回路における独立部分の認識は、（特にカップリング キャパシタンスやレジスタが大量に存在する場合等において）非常に複雑な場合があります。しかもこれは入力および結果として生じる制御信号の変化により変動し、回路の分割はより困難なものとなります。AuSIM の特許取得済みアルゴリズムは、これらのパーティション/トポロジを高度に認識し、それぞれのパーティションに最適なエンジンを使用するようにシミュレーションをガイドします。

高度なインターコネクト評価

ナノメータ設計では、寄生負荷がゲート遅延における重要な要素となります（図 2）。AuSIM の特許取得済みアルゴリズムでは、インターコネクトの認識と、精度やインターコネクト効果に影響を与えることのない適切なモデル化を行います。これにより、AuSIM ではシミュレーション時間と処理キャパシティの双方が大幅に強化されています。

電流ベースのトランジスタ モデル

Active MOS のデバイスは本質的に電流ベースのデバイスであり、この動作を反映するには電圧ベースのモデルよりも電流ベースのモデルの方がはるかに適しています。電流ベースのモデルは SPICE や SPICE ライクなモデルと同等の精度を持つだけでなく、等価回路の複雑性も低減するものです。これにより、非線形方程式と行列の計算が大幅に改善されます。加えて、電流ベースのモデルではデバイスの表記を極めて効率的に行えるため、電圧ベースのモデルに必要とするメモリや計算トランザクションも少なくてすみます。

効率的メモリ管理

フルチップ シミュレーションに必要なメモリは、多くの商用マシンで利用可能な 4 GB 制限をすでに超えています。今日のナノメータ設計におけるトランジスタ数と寄生要素の爆発的増加は、この問題を悪化させる一方です。AuSIM では、主要なパーティションのシミュレーションに必要となる情報を効率的に格納、管理し、最後の実行ですべての結果照合を行うため、メモリ効率が非常に高くなります。

シームレスな統合と実装

AuSIM は、あらゆる既存の設計フローとシームレスな統合が行えるように開発されています。ファウンドリ モデルの評価においては、設計者が AuSIM のネイティブな BSIM 評価を用いるか、あるいは SPICE シミュレータを用いるかを選択することが可能です。AuSIM では標準的な入力ファイル（SPICE ファイル、ベクタ ファイル等）をサポートしており、出力も業界標準のフォーマット（.tr0、fsdb、txt）で生成することが可能です。AuSIM は、使い慣れたユーザー インターフェースを用いて製品開発フローへ迅速に導入することが可能です。

AuSIM は特許出願中の技術と実際のシリコン パフォーマンス予測に関する多次元のナノメータ設計における諸問題に対処するのに必要な処理速度、SPICE レベル精度、処理キャパシティおよび柔軟性を提供する革新的アーキテクチャを用いた最初かつ唯一のシミュレータであり、様々な設計フローに容易に統合可能です。

製品背景

AuSIM の特許取得済みアプローチに関する詳細と製品背景、およびデータシートについては、ここをクリックしてください。